PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-077493

(43) Date of publication of application: 18.03.1994

(51)Int.CI.

H01L 29/788

H01L 29/792

(21)Application number: 04-228470

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


27.08.1992

. (72)Inventor: KONO HIROAKI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To enhance the erasure efficiency of the title device by a method wherein the sidewall of a gate electrode under an interlayer thermal oxide film and the side end part of the gate electrode of a source-drain are covered with a film for oxidation prevention. CONSTITUTION: A nitride film 15 is formed under an interlayer thermal oxide film 8 in such a way that sidewalls of a floating gate electrode 3 and a control gate electrode 5 and side-end parts of the floating gate electrode 3 of a drain impurity-diffused layer 6 and a source impurity-diffused layer 7 on both sides are covered. Even when a heat treatment is executed in the reflow of an interlayer insulating film 9, an oxidizing agent is not passed through the nitride film 15. As a result, a semiconductor substrate 1, the end parts of the drain impurity-diffused layer 6 and the source impuritydiffused layer 7 of the floating gate electrode 3 and the end parts of the drain impurity-diffused layer 6 and the source impurity-diffused layer 7 of the control gate



electrode 5 are not oxidized. As a result, since gate bird's beak oxide films 10, 11 and interpolated bird's beaks 12, 13 do not become thick, the erasure efficiency of the title device can be made good.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(18)日本国特斯庁 (JP) (12) 公開特許公報(A)

(11)特許出頗公開番号

特開平6-77493

(43)公開日 平成6年(1994)3月18日

(51)Int.CL*

技術表示因所

H 0 1 L 29/788

29/792

HOIL 29/78

371

審査請求 未請求 請求項の数2(全 5 頁)

(21)出頭番号

特頭平4-228470

(71)出版人。000006013

三菱亚极株式会社

東京都千代田区丸の内二丁目 2番3号

(72)免明省。河野 博明

伊丹市岛原 4 丁目 1 番地。三菱電機株式会

社北伊丹製作所內


(74)代理人 弁理士 替我 道照 (外6名)

平成4年(1992)8月27日

(54) 【発明の名称】 半導体装置及びその製造方法 (57)【要約】

【構成】 浮遊ゲート電極3及び制御ゲート電優5の側 8下に酸化剤を過さない変化度 1 5を設ける。

【効果】 層間熱酸化膜上に形成される層間絶縁膜の平 坦化のための熱処理によるリフロー時に、ゲート電極の 倒望及びソース及びドレインのゲート電極側端部が酸化 されないので、ソース及びドレインのゲート電極側端部 のゲート・パーズ・ピーグが厚くならないため、良好な 特性と高い信頼性が得られる。



3:浮遊ゲート電極

5: 判例广广电枢

6: ドレインぞ終物拡散層

7:ソース不純物核散層

8:磨筒热酸化膜

15: 农化群

e la company destroy de la company de la com

【詩求項 1】 ゲート電極とソース及びドレイン上を積 う層間熱酸化膜を有する半導体装置において、上記層間 独設化既下みにあって上記ゲート電極の創建と上記ソース及び上記ドレインの上記ゲート電極側端部を酸化剤を 通さない酸化防止用限により覆ったことを特徴とする半 运体装置。

ゲート電極とソース及びドレイン上に酸 [請求項 2] に前半点 と」 リード を控と ソースなび ドレインエト語 化利を通さない酸化防止用限を形成した後にエッチング を行うことによって上記ゲート電優の側壁と上記ソース 及び上記ドレインの上記ゲート電優側端部に上記酸化防 止用膜の一部を残阱させ、その後上記ゲート電極と上記 ソース及び上記ドレインと上記残関させた酸化防止用限 上に層間熱酸化膜を形成することを特徴とする半導体装 置の製造方法。

[発明の詳細な説明]

[0001]

【成業上の利用分野】この発明は、ソースとドレインを 有するMO S型半端体装置に関し、特にソースとドレイ ン近傍にゲートバーズピークを有するMO S型半導体装 帝に関する。

[0:0:0:2]

【従来の技術】図3は、例えば従来の不揮発性メモリ半 媒体装置であるEEPROMを示す断面図である。同図 において、1は半導体基板、2は第一ゲート酸化膜、3 は浮遊ゲート電極、4はインターボリ絶縁膜、5は制御ゲート電極、6はドレイン不純物拡散層、7はソース不 純物拡散層、8は層間熱酸化膜、9は層間絶縁膜、10 はドレイン側ケート・パーズ・ビーク酸化既、1・はソ ース側ケート・パーズ・ビーク酸化既、1・2はドレイン 側インターボリ・パーズ・ビーク。1 3はソーズ側イン ターボリ・パーズ・ビーク、1 4は金属配線層である。 【0003】第一ゲート酸化映2、浮遊ゲート電極3、インターボリ絶縁映4、制御ゲート電極5およびドレイ ン不純物拡散層6及びソース不純物拡散層7により。 層ゲート型の不揮発性メモリ半導体装置であ、るEEPR OMの基本要素が構成される。

【〇〇〇4】金原配線14は、半導体装置としての電気 配線を行うために設けられ、この金属配線層14が浮遊 ゲート電極3や制御ゲート電極5と電気的に接触しない ようにするために層間絶縁膜9が用いられる。

【〇〇〇5】また、層間絶縁膜9の平坦性を向上し金属 配線層14の加工性をあ げるために層間絶縁膜9にはボ ロンやリンなどの不純物が含まれている。 この層間絶縁 膜9のポロンやリンなどの不純物が半導体基板 1 や制御 ゲート電極5及び浮遊ゲート電極3に入り込んで電気特 性を変動させることを防ぐために、浮遊ゲート電極3及 び制御ゲート電極5並びにドレイン不純物拡散層 5及び ソース不純物拡散層フと層間絶縁膜9との間に層間熱酸 化膜 B が配置される。

【0005】層間絶縁映らは、その平坦性をさらに向上 し金属配料屋 1.4の加工性を向上させるために触処理に よってリフローされる。この熱処理時の酸化剤による酸 よってリフローされる。この熱処理時の酸化利による軽化で層間熱酸化映らはさらに厚くなり、浮遊ゲート電極3の端部と半準体巻板1の間でドレイン不純物拡散層6の側にドレイン個ケート・ハーズ・ヒーク酸化映1、1が形成されると共にソース不純物拡散層7の側にソース側ゲート・ハーズ・ヒーク酸化映1、1が形成され、制御ゲート電極5と浮遊ゲート電極5の端部でドレイン・ヒークが拡散層6側にドレイン・セークの終めながあるとサービソース不純物が散度7個にソースの形式があるとサービソース不純物が散力散度7個にソー る。図3に示すEEPROMにおいては電気的に情報を 書き込みまたは消去する書き込み消去モードと情報を読 み出す読みだしモードがある。また、書き込み消去モー ドには情報を電気的に書き込む書き込みモードと電気的 に消去する消去モードがある。

【〇〇〇8】消去モードは、例えばソース不純物拡散層 7からなるソース電極をフローティング状態にし、制御 ゲート電極5を接地状態にしてドレイン不純物拡散層6 からなるドレイン電極に例えば、12~程度の高電圧を掛 けることによりソース不純物拡散層7近傍の浮遊ゲート 電極3端部下にあるソース側ゲート・パーズ・ビーク酸 化映1・1を介してソース不純物拡散層7から浮遊ゲート 電優3へ流れるファウラー・ノルドハイム・・トンネル電流を用いて、浮空ケート電優3の電子を引きぬいて行わ

【0009】また。含き込みモードは、ソース不純物拡 散層フからなるソース電極を接地状態にして、ドレイン 不純物拡散層もからなるドレイン電極に倒えばアV程度 の電圧を掛けかつ制御ゲート電極ちに例えば12V程度 の電圧を掛けた状態で、浮遊ゲート電極3端部下のドレイン不純物拡散層6近傍で起こるアパランシュ現象によ って発生したボットエレクトロンをドレイン側ゲート・ スープ・ビーク酸化酸1.0を介して半導体基板1から洋 造ゲート電優3に注入することにより行われる。

【OO10】読み出しモードでは、ソース不純物拡散層 7からなるソース電極を接地状態にし、ドレイン不純物 拡散層 6からなるドレイン電極に例えば1 V程度の電圧 を掛けかつ制御ゲート電極5に例えば3V過程の電圧を 掛けて、ドレイン不純物拡散層もからソース不純物拡散 磨7に電流が流れるか否かにより「1」または「O」の 状態即ち書き込み状態または読み出し状態を判断して読 み出しを行う。浮遊ゲート電極3に電子があ ればドレイ ン不純物拡散層6からソース不純物拡散層フに電流が流 れず書き込み状態が読み出され、逆に浮遊ゲート電極3 から電子が引き抜かれておればドレイン不純物拡散層6 からソース不純物拡散層でに電流が流れることにより消 去状態が読み出される.

[0011]

【発明が解決しようとする課題】従来の半路体装置の製造方法では、上述したように、層間経緯限りの平坦性を向上すべく無処理を行うと無処理による酸化剤が層間絶縁限り及び層間酸化限8を貫通し半路体基板1と制御ゲート電極5の表面及び端部さらに浮遊ゲート電極3の端部を酸化する。

【0.012】このため、層間無酸化既8は厚くなりソース側ケート・バーズ・ビーク酸化映11とドレイン側ケート・バーズ・ビーク酸化映1のが厚くなる。ソース側ケート・バーズ・ビーク酸化映1のが厚くなると、消去時のファウラー・ノルドハイム・・トンネル電流が流れにくくなり消去効率が悪くなるという問題点があった。また、消去効率を良くすべく触処理を低迫すると、層間絶無限9の平坦化が妨げられて金属配験不良をまれくという問題点があった。

う問題点があった。 【0013】この発明は上記のような問題点を解決する。 ためになされたもので、層間絶縁膜が平坦化されて微細。 化されていると共に消去効率の良い高い信頼性を有した。 半端体装置を得ることを目的とする。

【0014】また。 居間絶縁 既の平坦化を妨げることなく 居間絶縁 既のリフロー時にソース側ゲート・バース・ビーク酸化 既が酸化されることを防ぐことができる半導体装置の製造方法を提供することを目的とする。

[0015]

「課題を解決するための手段」この発明に係る半導体装置は、ゲード電優とソース及びドレイン上を買う層間熱酸化度を有する半導体装置において、上記層間熱酸化度下にあって上記ゲート電極の側壁と上記ソース及び上記ドレインの上記ゲート電極側端部を酸化剤を通さない酸に比較により積ったものである。

【〇〇16】また、この発明に係る半導体装置の製造方法においては、ゲート電極とツース及びドレイン上に酸化剤を通ざない酸化防止用膜を形成した後にエッチングを行うことによって上記ゲード電極の側壁と上記ソース及び上記ドレインの上記ゲード電極側端部に上記酸化防止用膜の一部を残削させ、その後上記ゲード電極と上記ソース及び上記ドレインと上記残膜させた酸化防止用膜上に層間熱酸化膜を形成する。

[0017]

【作用】この発明に係る半導体装置は、ゲート電極の側 壁とソース及びドレインの上記ゲート電極側端部が酸化 割を通さない酸化防止用限により覆われる。

【〇〇18】また、この発明に係る半導体装置の製造方法は、ゲート電極とソース及びドレイン上に酸化剤を通さない酸化防止用限を形成した後にエッチングを行うことによって上記ゲート電極の側壁と上記ソース及び上記ドレインの上記ゲート電極側端部に上記酸化防止用限の一部を残限させ、その後上記ゲート電極と上記ソース及

び上記ドレインと土記越映させた酸化防止用膜上に厚間 熱酸化映を形成することにより、唇間熱酸化膜上に形成 される唇間路線膜の平坦化のための熱処理時の酸化剤で 上記ゲート電像の側壁と上記ソース及び上記ドレインの 上記ゲート電像側端部が酸化されることを酸化防止用膜 によって防ぐ。

【実施例】以下、この発明の諸実施例を図について説明

実施例1、図1は、この発明の実施例1を示す断面図である。この図1において、図3と同一部分については同一の符号を付し詳細な説明は省略する。また、図1において、15は浮空ゲート電優3及び制御ゲート電優5の側壁とシース不純物鉱数層7及びドレイン不純物鉱数層6のゲート電優側端部に形成された酸化利を過さない酸化防止用膜としての変化膜、16は浮空ゲート電優3及び制御ゲート電優5の側壁と変化膜15との間の熱酸化

映である。なお、熱酸化映16はなくでも良い。 【0020】太に、この発明の半導体装置の転遣方法を 図2を参照しなから説明する。扇間熱酸化映8の形成前 までは従来例の製造方法とまったく同様である。図2

(9) に示す通り、層間無酸化酸の形成的に所望の既厚の変化酸15を成長させ直後に図2(b)に示す様に変化酸15を全面エッチングすることにより浮遊ゲート電極3及び制御ケート電極5の側壁及び両側のドレイン不純物拡散層7の一部に自己整合的に変化酸15を発展させて所望の酸化防止用変化酸15が形成される。変化酸15形成後は従来例の製造方法とまったく同様である。

【〇〇21】上述したように、この実施例1では、浮遊ゲート電極3及び制御ゲート電極5の側壁及び両側のドレイン不純物拡散層5及びソース不純物拡散層7の浮遊ゲード電極3側端部を積うように層間絶縁限9のリアで、層間に従来と同様な程度の無処理を行って、平均には対か室化度15を重通道しないので、半路体を扱い、浮遊ゲート電極3のドレイン不純物拡散層6及びソース不純物拡散層6及びソース不純物拡散層6及びソース不純物拡散層6及びソース不純物拡散層6及びソース不純物拡散層の結果、ゲート・バーズビーク酸化11の及び11とインの指果、ゲート・バーズビークを強化13位かな11とインので消去効率が良いと共に、層間暗線14版9のスムースな平坦化がなされるので金属配線層14が良好に形成される。


【0022】実施例2. 上記実施例1においては浮遊ゲート電極3と制御ゲート電極5とでなる二層電極構造の半路体装置であるEEPROMを例として示したが、浮遊ゲート電極3をもたない単層構造の半路体装置でも同様の効果を期待することができる。

【0023】実施例3、上記実施例1では、酸化防止用

映として変化映1.5を形成したが、多結晶シリコン映の ような酸化剤を通さない他の製であっても良い。

[0024] 【発明の効果】以上のように、この発明に係る半導体硬盤は、「反間熱量化解下にあってゲード電伝の側壁とソー 図は、層間無酸化映下にあってケート戦後の側壁とソース及びドレインの上記ゲート戦後側編都を酸化剤を置さ ない酸化防止用映により覆ったことによって、ソース側 ゲート・パース・ビーグ酸化映とドレイン側ゲート・パース・ビーグ酸化映が厚くないので、済去効率が良く高い情報性を有するという効果を異する。

【0025】また、この発明に係る半導体装置の製造方法は、ゲート電信とツース及びドレイン上に酸化剤を通さない酸化防止用膜を形成した後にエッチングを行うこ とによって上記ゲート電極の創意と上記ソース及び上記 ドレインの上記ゲート電極創掘部に上記数化防止用限の - 都を残跌させ、その後上記ゲート電極と上記ソース及。 び上記ドレインと上記残談させた酸化防止用鉄上に層間



- 3: 好遊了一十电径
- 5:制用学】电径
- 6 · FLYV手段供放效用
- ? 1 ソース下統物な教育
- B·詹姆特敦化铁
- 15 : VILE

熱酸化族を形成することによって、上記學園熱酸化族上 う効果を突する。

[図面の簡単な説明]

【図1】この発明の実施例1の半導件装置を示す新聞 ØL.

[図2] この発明の実施例1の製造工程を示す断面図で

[図3] 従来の半導体装置を示す断面図である。 【符号の説明】

- 3 浮遊ゲート電伝 5 制御ゲート電伝 6 ドレイン不純物紅散層
- 7 ソース不純物紅数層
- 8 層間熱酸化既

